hi0eee 님의 편지

반도체 패키징 (4) - Solder Ball Mount, Molding

하이영 — Sun, 30 Aug 2026 17:47:12 +0900

2026.08.29 - [반도체 패키징] - 반도체 패키징 (3) - Wire Bonding & Flip Chip Package (Bump)

반도체 패키징 (3) - Wire Bonding & Flip Chip Package (Bump)

2026.06.14 - [반도체 테스트 및 패키징] - 반도체 패키징 (2) - Die Attach 반도체 패키징 (2) - Die Attach2026.01.25 - [반도체 테스트 및 패키징] - 반도체 패키징 (1) 반도체 패키징 (1)반도체 패키징 공정전공

hi0eee.tistory.com

Solder Ball Mount

Solder Ball Mount: BGA 등의 패키지 형태에서 반도체 칩과 PCB의 패드 사이에 만들어진 솔더 볼을 전기적 신호 전달이 가능하도록 기판 아래 부분에 솔더 볼을 부착하는 공정

공정 순서: 플럭스 담금 장치를 이용해 PCB 기판의 전극 패드에 플럭스 도포 → 솔더 볼 놓음 → 플럭스 잔여물 제거 → 리플로우 공정을 통해 솔더 볼 접착 → 언더 필 → 리플로우 오븐 공정으로 큐어링
리플로우 공정: 실장된 PCB가 리플로우 장비 안에 들어가서 나오는 과정에서 온도 변화를 통해 납땜 되는 공정
리플로우 프로파일: 시간 변화에 따른 온도 변화 그래프
- 크게 예열 구역, 활성화 구역, 리플로우 구역, 냉각 구역으로 구분
- 리플로우 구역에서 솔더 입자를 액체화 시킴 (활성 온도(soak, 합금 용융점 이하)에서 권장 피크 온도(peak, 합금 용융점 이상)로 올림)
- 리플로우 구역에서 온도를 너무 높게 설정하면 PCB의 휨이나 납 젖음 불량 등이 나타남
플럭스 도포 목적: 납땜 시 고온에 의한 표면의 산화 방지, 표면의 오염 제거

Reflow profile [출처] coilcraft

Solder Ball Mount Defect

1. Non wet open: 젖음 불량, 솔더 볼이 기판과 기판 사이에서 떨어져 전기적으로 Open 된 불량

2. Head in Pillow: 배게 모양처럼 금속염이 Land Solder와 범프의 젖음을 방해해서 생긴 불량 (불완전한 기계적 강도 발생)

3. Bridged Joint: 두 개의 솔더 볼이 서로 연결되어 전기적으로 Short 된 불량

4. Stretched Joint: 솔더볼이 늘어져 있는 결함

5. Head in Pillow open: 헤드 인 필로우 결함에서 젖음을 방해해서 생긴 솔더 볼 중간이 서로 떨어져 전기적으로 Open 된 불량

Solder Ball Mount Defect [출처] EPP Europe

Solder Ball Defect

1. Ball discolor: 볼의 색이 다른 볼과 비교했을 때 다른 결함

2. Missing Ball: 부착된 볼이 떨어져 없어진 결함

3. Abnormal pitch: pitch가 맞지 않는 결함

4. Damaged ball: 솔더 볼 외관이 데미지를 입은 결함

Molding

Molding: 칩이 실장된 기판을 고온 상태의 금형에서 열 경화성 수지인 EMC로 밀봉하는 공정

목적: 외부 충격으로부터 칩 보호, 칩에서 발생하는 열 방출, 수분 침투에 의한 부식 방지, 외부 환경으로부터 소자의 전기적 열화 및 기계적 안정성 부여

EMC(Epoxy Molding Compound)

EMC: 한 번 열을 받아 모형이 형성되면 변형되지 않는 열 경화성 성질을 가지는 재료

분말 형태 에폭시: 고온에서 젤 상태로 녹이면 용융되며 점성이 낮아짐. 온도를 낮추면 에폭시가 경화되면서 점성이 온도와 비례하여 높아지고, 더욱 온도를 낮추면 에폭시는 주변의 PCB나 와이어, 웨이퍼 등과 결합
경화된 후 EMC는 반도체가 동작하고, 온도가 오르내릴 때 칩과 유사하게 팽창 및 수축을 유지하도록 조절해야 하고, 온도를 외부로 빼내는 작용이 중요함. = 즉, 혼합재의 특성이 EMC의 신뢰성 결정
현재는 플라스틱 몰딩 방식이 많이 사용됨

Molding 공정

1. Transfer Molding 방식

Transfer Molding: 플런저 내에 용융된 수지를 캐비티에 주입하고 경화시키는 방식

트랜스퍼 몰딩은 짧은 시간 안에 몰딩 금형 내부를 완전히 채워야 함
만약 EMC의 흐름성이 달라지면 Void, 미충진, 다공성 등의 불량이 발생함
이런 문제를 해결하기 위해 반대편에서 진공으로 뽑아내는 방식을 사용해 에폭시의 속도를 조절함
단점: 메모리 칩을 적층하는 MCP(Multi Chip Package) 기술이나 PCB 또는 리드 프레임의 대형화로 인해 에폭시가 멀리 퍼져 나가야 하는 한계가 발생

Transfer Molding [출처] Moldie

2. Compression Molding

Compression Molding: 트랜스퍼 몰딩의 한계를 극복한 방식으로, 캐비티에 먼저 EMC를 주입해 용융시킨 후 워크를 넣어 수지를 성형하는 방식

에폭시를 멀리 전달시킬 필요 없이, 젤 상태의 에폭시 위에 웨이퍼를 수직 하강시켜 몰딩
장점: Void나 Sweep 등의 불량을 줄일 수 있고, 초대형 패널 성형 및 제품의 평탄화, 박형화 가능

Compression Molding [출처] 바로발주

Warpage

Warpage: 몰딩 공정에서 온도 차이나 이종 물질 간의 열팽창 계수의 차이로 인해 제품이 휘는 현상

EMC와 실리콘 웨이퍼의 열팽창 계수(CTE)가 달라 열을 가해 몰딩 수지를 입힐 때 Warpage 현상 발생
몰딩 공정 중 고온에서 상온으로 온도가 감소하면서 물질 간의 열팽창계수 차이에 의해 패키지가 휘어져 불량 초래
Warpage가 발생하면 솔더 볼을 부착하거나 패키지를 자르는 싱귤레이션 공정 혹은 트리밍 공정에서 어려움이 발생함

PKG Warpage [출처] 앰코인스토리

최소화 방법: 가급적 공정 온도를 낮출 수록 좋음 (온도 변화가 클수록 Warpage 커지기 때문), 재료 간의 열팽창 계수 차이 최소화, 재료의 강성도를 나타내는 탄성 계수가 낮은 소재를 선정, 열팽창 계수 차이를 줄이기 위해 유효 면적/길이를 줄임 등

반도체 패키징 (3) - Wire Bonding & Flip Chip Package (Bump)

하이영 — Sat, 29 Aug 2026 17:36:15 +0900

2026.06.14 - [반도체 테스트 및 패키징] - 반도체 패키징 (2) - Die Attach

반도체 패키징 (2) - Die Attach

2026.01.25 - [반도체 테스트 및 패키징] - 반도체 패키징 (1) 반도체 패키징 (1)반도체 패키징 공정전공정(Front-End)이 완료된 반도체 칩은 패키징 공정을 통해 전기적으로 신호가 전달될 수 있는 신호

hi0eee.tistory.com

Wire Bonding

Wire Bonding: 칩의 본딩 패드 전극와 리드 프레임 또는 PCB(인쇄회로기판)와 같은 기판을 와이어(주로 Au)로 연결해주는 공정

Wire Bonding [출처] SK하이닉스뉴스룸

Wire Bonding 방식

Wire Bonding 방식은 열, 압력, 초음파 에너지를 사용하여 본딩 패드에 와이어를 연결하는 것

1차 볼 본딩

① 열압착 방식: 본딩 패드와 캐필러리를 열로 데어 압착해 연결하는 방식

원리: 칩의 본딩 패드 온도를 약 200도 정도로 올리고 캐필러리 안에 주입된 와이어에 고 전압을 걸어 캐필러리 끝 부분의 와이어를 녹여 용해된 금속의 표면장력으로 볼 모양을 형성해 연결

② 초음파 방식: 열을 사용하지 않고 캐필러리에 초음파를 인가해 접착하는 방식

원리: 패드에 와이어를 찍어내리면서 볼을 형성하지 않는 Wedge(웨지) 초음파를 가해 패드에 와이어를 붙이는 원리

③ ⭐ 열초음파 방식: 열과 초음파를 모두 사용한 방식

원리: 열 압착 + 초음파 방식, 캐필러리에 열과 압력, 초음파를 가해 본딩의 접착 강도를 높인 방식으로, 가장 많이 사용됨

Wire Bonding과 Capillary [출처] 테크월드

2차 스티치 본딩

Gold Wire Bal Bonding(골드 와이어 볼 본딩 방식): 칩의 전극 패드에 1차 볼 본딩을 하고, 2차로 리드 프레임이나 PCB 패드에 스티치 본딩을 진행할 때 활용하는 본딩 방식

1차 본딩: 캐필러리 가운데 구멍으로 골드 와이어가 통과하면서 와이어 끝단에 온도를 높이면 골드가 용융되며 골드볼 형성 → 캐필러리에 열, 압력, 초음파 진동 가해 캐필러리를 본딩 패드에 터치 → 형성된 볼이 가열된 본딩 패드에 접합
2차 본딩: 1차 볼 본딩 완료 후 캐필러리를 측정된 루핑(Looping) 높이보다 조금 더 높은 위치까지 끌어올려 2차 본딩용 패드까지 이동시키며 Loop 형성 → 캐필러리에 열, 압력, 초음파 진동 가해 2차로 형성된 볼을 PCB 패드에 놓음 = 스티치 본딩
단점: 와이어링의 대부분을 골드, 열초음파 방식으로 진행 but 열초음파 방식은 Ball Neck 부분이 취약하다는 단점이 존재 → HAZ(Heat Affected Zone, 와이어 재질이 뜨거운 온도에 의해 약하게 용융된 후 응고하면서 재결정되는 와이어 영역)을 신중하게 관리해야 함

Bump

Bump: Wire Bonding을 대체하는 기술인 'Flip Chip(플립 칩)' 공정을 진행하기 전에 하는 공정으로 칩의 본딩 패드 위에 기판과의 연결을 위한 범프를 만드는 기술

Flip Chip Package 기술: 기존 와이어 본딩 방식이 아니라 범프 방식으로 칩의 본딩 패드와 기판을 직접 볼 형태의 범포로 연결하여 반도체의 속도 향상을 이루는 패키징 방식
Flip Chip PKG 장점: 전기 저항이 작고 속도가 빠르며, 작은 폼팩터 구현이 가능
Bump의 소재: 금, 솔더(Solder, 주석/납/은 화합물) 등
⭐ 공정 순서: 범프를 형성하기 전, 칩 위의 본딩 패드 위에 금속 층을 얇게 형성시켜 주는 UBM(Under Bump Metallization) 진행 → Bump 형성 → 플립 칩 패키지의 밑부분을 절연 수지로 메우는 공법인 Under Fill 공정

Wire Bonding vs Flip Chip bonding [출처] 삼성반도체이야기

Solder Ball Bump 공정 - UBM

UBM: 칩의 알루미늄/구리 전극 위에 직접 Solder 혹은 골드 범프를 형성하기 어렵기 때문에 ① 접착이 용이하고 ② 칩으로의 확산을 방지하기 위해 칩의 패드 전극과 범프 간에 형성하는 다층 금속층

구성: 접합층, 확산 방지층, 젖음성 층으로 구성
요구사항: ① 칩 패드의 금속층이나 보호막층과 접착력이 좋아야 함 ② 솔더의 칩으로의 확산을 방지해야 함 ③ 칩 패드의 금속층과 범프 간의 전기 저항이 낮아야 함 ④ UBM 최종 층은 솔더와의 젖음성이 좋아야 함 ⑤ 외부로부터 IC 금속 배선을 보호해야 함 ⑥ Si 웨이퍼에 작용하는 응력을 최소화해야 함

UBM, Solder Ball Bump

Solder Ball Bump 공정 - Bump

Solder Bump: 리플로우 공정 후 표면장력 효과에 의해 볼 모양이 형성됨 (골드 범프의 경우는 도금 형태인 사각 기둥 모양)
공정 순서: Sputtering으로 UBM 증착 → 감광액 도포 → 노광과 현상 → UBM 식각 → 감광액 제거 → 솔더 부착과 리플로우

Solder Ball 공정 순서 [출처] SK하이닉스뉴스룸

Solder Ball Bump - Under Fill

Under Fill: 범프 공정이 완료된 칩을 뒤집어서 기판에 붙이는 플립 칩 패키지의 밑부분을 절연 수지(Epoxy)를 이용해서 메우는 공법

공정 원리(방법): 칩의 한쪽 모서리/면에서 언더 필 재료를 주입하고 칩과 기판 사이의 솔더 범프에 의한 미세한 크기의 구멍(Cavity)에 의한 모세관 형상과 플럭스의 잔사에 의해 칩과 기판 사이를 채움
역할: ① 실리콘 칩과 기판 사이에 위치하여 칩과 기판 사이의 열팽창계수 차이로 발생하는 응력과 변형을 재분배 ② 다른 모듈에 영향을 줄 수 있는 전기적, 자기적 환경 영향 최소화
장점: 물리/화학적 충격으로부터 보호, 신뢰성 향상 등

Underi Fill Process [출처] 트랜센드코리아

Flip Chip Package

Flip Chip Package: 기존 와이어 본딩 방식 대신 칩의 본딩 패드에 볼 형태의 범프를 형성하고 형성된 칩을 뒤집어 기판과 전기적으로 연결하는 패키징 방식

⭐ 장점
- 전기적 성능 향상: 칩과 기판의 접속 길이가 기존 Wire보다 줄어들어 임피던스(전압이 인가되었을 때 전류가 흐르는 것을 방해하는 정도)가 제로에 가까움.
- 높은 I/O 수: 기존 와이어 본딩은 칩의 가장자리만을 활용할 수 있었으나 플립 칩은 면 배열(Area Array) 형태로 기존보다 50%의 입출력 수의 증가를 이룰 수 있음
- 경박단소화: 크기 감소, 무게 감소
- 열 방출 용이: 열 방출 경로가 집중되지 않고 고르게 분산되어 있으므로 칩 내부의 열을 빠르게 방출할 수 있음

Flip Chip Package의 장점: 빠른 신호 전달 [출처] SK하이닉스뉴스룸

UCI SECOM Dataset 코드 공부 & 해석

하이영 — Fri, 14 Aug 2026 22:53:16 +0900

https://www.kaggle.com/datasets/paresh2047/uci-semcom?utm_source=chatgpt.com

UCI SECOM Dataset

Semiconductor manufacturing process dataset

www.kaggle.com

문제 정의

반도체 제조 공정 센서 데이터 기반 불량 예측 및 핵심 인자 규명

데이터 로드 및 기본 구조 확인

데이터 기본 구조 확인

UCI SECOM (Semiconductor Manufacturing) 데이터셋은 반도체 제조 공정 중 수집된 센서 데이터와 불량 여부를 담고 있습니다.
5개의 행, 592개의 컬럼(피처)으로 구성되어 있으며, 크게 3가지 파트로 나뉩니다.

① Time

의미: 해당 웨이퍼 공정 또는 테스트가 진행된 날짜와 시간 (YYYY-MM-DD HH:MM:SS)
특징: 시계열 기반의 경향성 분석이나 공정 순서 분석 시 활용할 수 있습니다.

② 0 ~ 589 (공정 센서 피처)

의미: 반도체 제조 공정 중 각종 센서에서 측정된 590개의 센서 데이터 (온도, 압력, 가스 유량, 시간, 장비 계측값 등)
특징:
- 기업 보안 및 기밀 유지를 위해 실제 센서 이름 대신 0부터 589까지 숫자로 '익명화' 되어 있습니다.
- 센서 결측이나 측정 오차로 인해 NaN(결측치)이 매우 많은 편입니다.
- 변동이 전혀 없는 단일값(상수) 컬럼이나 상관관계가 높은 다중공선성 컬럼들이 섞여 있어 피처 엔지니어링 및 선택이 필요합니다.

③ Pass/Fail

의미: 공정 최종 결과 웨이퍼의 합격 / 불합격 여부
값 구분:
- -1: Pass (정상/합격) — 정상 작동 웨이퍼
- 1: Fail (불량/불합격) — 결함이 발생한 웨이퍼

→ 이후 스케일링을 통해 0 = 양품, 1 = 불량으로 변환함 (더 범용적이고 나도 알아보기 쉽게)

특징: 불량률이 매우 낮아 정상(-1)에 극도로 치우친 심각한 클래스 불균형특성을 가지고 있습니다.

Pass/Fail 개수

결측치 처리

ⓐ 결측치 비율 50% 이상 컬럼 제거

정보 왜곡 방지: 데이터의 절반 이상이 비어 있는 상태에서 대체를 진행하면, 실제 관측값보다 인위적으로 만든 가짜 데이터 비중이 더 커져 피처의 분포가 심각하게 왜곡되므로 아예 제거했습니다.
노이즈 유입 차단: 억지로 채워 넣은 데이터는 모델에 유의미한 패턴 대신 잘못된 바이어스나 노이즈를 제공하여 과적합의 원인이 됩니다.
모든 웨이퍼에 공통으로 적용되지 않은 파라미터는 전체 공정 불량 여부를 판별하는 일반적인 인과관계 지표로 활용하기 부적합하므로 제거하는 것이 타당합니다.

ⓑ 나머지 결측치는 중앙값으로 대체

이상치에 대한 강건함: 센서 데이터는 일시적인 튀는 값(Spike, 오측정)으로 인해 심한 왜도(Skewness)를 갖는 경우가 흔합니다.
평균값은 극단적인 이상치 하나에 크게 끌려가지만, 중앙값은 극단값의 영향을 받지 않아 데이터의 대표값(중심 경향성)을 안전하게 보존합니다.
간혹 챔버 압력 튐, 전력 스파이크 같은 비정상 노이즈가 발생하더라도, 결측이 발생한 부분에는 가장 통상적으로 유지되던 정상 중앙값을 채워 넣어 공정 변동을 과대평가하지 않도록 처리하는 것이 적합합니다.

정보량(Information Content) 부재: 모든 샘플에서 값이 동일하다는 것은 분산이 0임을 의미합니다.
Y(불량 여부)의 변화에 따라 X가 전혀 변하지 않으므로, 타깃과 상관계수 및 상호정보량이 0입니다. 즉, 모델 예측에 기여도가 전무합니다.
차원의 저주 완화: 590개의 고차원 데이터에서 불필요한 차원을 축소하여 모델 학습 속도와 일반화 성능을 향상시킵니다.
고정된 공정 셋팅값: 온도/압력 설정값(Set-point)이나 불변하는 하드웨어 파라미터 등은 전 라인에서 고정된 상수로 유지됩니다.
불량(Fail)을 유발하는 근본 원인은 '예상치 못한 공정의 흔들림(공정 산포)'에서 오기 때문에, 변동이 아예 없는 고정 파라미터는 불량 원인 분석 대상에서 제외하는 것이 공정 분석 관점에서도 정확합니다.

주요 변수 추출

Train/Test 데이터로 분리하고, SMOTE로 클래스 불균형 대응을 선행함

상위 20개의 주요 변수 추출 (익명화 되어 있기 때문에 어떤 변수인지 정확히 확인은 불가능)

모델링

로지스틱 회귀 분석과 랜덤 포레스트 중 어떤 모델을 선택하는 게 더 좋은지 판단하기 위해 평가 지표를 확인함
하나를 정해서 쓰지 않고 먼저 두 모델을 비교한 이유: 꼭 두 개를 써야 하는 건 아니지만, 비교를 통해 "왜 이 모델을 선택했는지" 근거를 만들 수 있고, 서로 다른 관점에서 변수 중요도를 교차검증할 수 있기 때문.
- ⓐ 두 모델의 "성격"이 다릅니다
  - Logistic Regression: 각 변수와 결과(불량 여부) 사이의 관계를 선형으로 가정합니다. 즉 "이 변수가 증가하면 불량 확률이 일정 비율로 증가/감소한다"는 단순한 관계만 잡아냅니다. Random Forest: 여러 변수의 비선형적 조합(예: "온도가 높으면서 동시에 압력도 낮을 때만 불량 확률이 급증")을 잡아낼 수 있습니다.
  - SECOM처럼 590개 센서 변수가 얽혀있는 실제 공정 데이터는 변수 간 상호작용이 존재할 가능성이 높기 때문에, 어느 쪽이 더 잘 맞는지 모르는 상태에서 시작합니다. 그래서 두 개를 돌려보고 성능(Recall, AUC 등)을 비교해서 "이 데이터에는 어떤 가정이 더 잘 맞는가"를 확인하는 겁니다.
- ⓑ 실무/포트폴리오 관점에서도 의미가 있습니다
  - 공정기술 직무 면접에서 "왜 이 모델을 썼나요?"라는 질문에 "단순 선형 모델과 비선형 모델을 비교해봤더니 비선형 모델(RF)의 Recall이 더 높아서 최종 채택했다"는 식으로 근거 있는 모델 선택 과정을 보여줄 수 있습니다. 그냥 하나만 쓰면 "왜 하필 이 모델인가"에 대한 답이 궁색해집니다.
- ⓒ Random Forest는 해석(Feature Importance)에도 유리합니다
  - Logistic Regression은 계수로, Random Forest는 feature_importances_로 "어떤 변수가 중요한가"를 각각 다른 방식으로 보여줍니다. 두 모델의 중요 변수 순위가 겹치는지 확인하면, "이 변수는 진짜 중요하다"는 확신을 더 강하게 가질 수 있습니다.
지표 선택: 잠재적 분별력은 ROC-AUC(0.776)를 보고 Random Forest가 더 낫다고 판단합니다.
주의점: 현재 상태의 F1-score(0.00)는 모델이 불량을 전혀 못 잡고 있음을 뜻하므로, 클래스 가중치나 임계값 조정을 통해 F1/Recall을 끌어올리는 후속 튜닝이 필수적입니다.

튜닝 후 핵심 지표 요약 비교

모델	최적 임계값	불량 검출 수 (Recall)	불량 정밀도 (Precision)	불량 F1-Score	전체 정확도 (Accuracy)	ROC-AUC
Logistic Regression	0.0027	12개 / 21개 (57.1%)	12.8%	0.2087	71.0%	0.6145
Random Forest	0.3384	7개 / 21개 (33.3%)	25.0%	0.2857	88.9%	0.7481

① Random Forest: "안정적인 밸런스와 높은 잠재력"
- 임계값 조정 효과: 기본 0.5에서는 0개(F1 0.00)였던 불량을 임계값을 0.3384로 낮추면서 7개(Recall 33.3%) 검출에 성공했습니다.
- F1-Score 우위: 불량 정밀도(Precision 25%)와 재현율(Recall 33.3%)의 균형이 맞아 F1-score 0.2857로 로지스틱 회귀보다 우수합니다.
- 정상 데이터 오탐 억제: 정상을 불량으로 잘못 분류한 건수가 21건에 불과하여 전체 정확도(88.9%)를 높게 유지합니다.
② Logistic Regression: "과도한 오경보, 극단적인 확률 왜곡"
- 불량 검출량은 많음: 21개 중 12개(57.1%)를 잡아내어 재현율 자체는 더 높습니다.
- 치명적인 단점 (극단적 임계값 & 오경보):
  - 최적 임계값이 0.0027이라는 것은 모델이 출력하는 확률값 자체가 불량에 대해 극단적으로 낮게 쏠려 있어 확률 보정이 전혀 되지 않는 상태임을 뜻합니다.
  - 불량 12개를 잡기 위해 멀쩡한 정상 웨이퍼 82개를 불량으로 오판하여 공정 효율(수율 점검 비용)을 크게 떨어뜨립니다.

최종 권장 모델: Random Forest
- ROC-AUC (0.7481)와 F1-Score (0.2857) 모두 Random Forest가 우수하며, 과도한 오경보(False Positive)를 발생시키지 않아 공정 관리에 훨씬 현실적입니다.

최종 양/불량 비교 (박스 플롯)

양/불량군의 상위 변수 분포를 박스 플롯으로 비교
위에서 구한 중요도 상위 20개 변수 중에서도 상위 5개 칼럼만 뽑음

1. 시각화의 목적

시각화로 보고자 하는 것: "양품(0)과 불량(1)일 때, 해당 센서값의 실제 분포는 어떻게 다른가?"
시각화 구성:
- 중앙값 (가운데 실선): 센서의 중심 경향치
- 사분위 범위 (IQR 박스): 데이터의 주요 밀집 영역
- 이상치 (박스 밖 점들): 정상 범위를 벗어난 튀는 값

2. 분포 패턴별 해석 및 공정 매핑

① 양품/불량 간 박스 위치가 뚜렷하게 갈리는 경우 (예: 센서 59, 95)
- 데이터 해석: 특정 수치 이상/이하로 넘어가면 불량 발생 확률이 급증함
- 공정 관점: SPC 관리도(Control Chart)의 관리 한계선(UCL/LCL)을 이탈한 상황과 동일
- 조치: 해당 파라미터의 단독 스펙(Spec) 범위를 재설정하여 불량 관리 가능
② 양품/불량 간 박스가 거의 겹쳐 있는 경우 (예: 센서 486, 213)
- 데이터 해석: 해당 변수 단독으로는 불량을 구분하는 힘이 약함
- 공정 관점: 단일 인자가 아닌 여러 공정 변수 간의 복합 상호작용(비선형 결합)으로 인해 불량이 유발되는 케이스

정리하면 Random Forest의 feature_importance는 "어떤 변수가 중요한가"의 순위만 알려줄 뿐, "왜 중요한지, 어떻게 다른지"는 보여주지 않습니다. 박스플롯 코드는 그 중요 변수를 양품군 vs 불량군으로 직접 눈으로 비교해서, "정말 이 변수의 값 범위 차이 때문에 불량이 갈리는구나"를 확인하는 검증 단계입니다. 이게 바로 공정기술 직무에서 "이 파라미터가 스펙(관리 범위)을 벗어나서 불량이 났다"고 설명할 때 쓰는 논리와 동일합니다.

결론

1. 문제 정의 (Problem Definition)

배경 및 목적:
- 반도체 제조 공정에서 발생하는 센서 데이터를 분석하여 웨이퍼 불량(Fail)을 조기 감지하고, 수율 저하를 유발하는 핵심 공정 인자를 규명하여 품질 관리 체계를 수립하고자 함.
데이터셋 특성 및 직면 과제:
1. 고차원 및 노이즈 데이터: 590개의 익명화된 센서 피처 다수에서 대량의 결측치(NaN)와 변동 없는 상수 컬럼 존재.
2. 극심한 클래스 불균형: 정상 제품 대비 불량 웨이퍼(약 6~7%)의 비중이 매우 적어 일반적인 분류 모델 적용 시 불량을 전혀 탐지하지 못하는 한계 발생.

2. 해결 방안 및 분석 과정

도메인·통계 기반 전처리:
- 결측치 비율 50% 초과 변수 제거 및 이상치 왜곡을 방지하기 위한 중앙값 대체.
- 불량 산포에 영향을 주지 않는 분산 0(상수) 컬럼 제거를 통한 차원 축소
모델링 및 불균형 대응:
- 클래스 가중치 부여 및 비선형 관계 학습에 강한 Random Forest 모델 도입.
- 고정 임계값(0.5) 대신 정밀도-재현율 곡선 기반의 최적 임계값(Threshold: 0.3384) 탐색 및 튜닝.
XAI / 공정 원인 분석 (EDA):
- 머신러닝의 Feature Importance로 도출된 상위 중요 센서를 대상으로 Boxplot 분포 분석 수행.
- 단일 센서의 스펙(관리 한계선) 이탈 여부 및 다변량 상호작용 여부를 공정 관점에서 검증.

3. 최종 결론 및 시사점

모델 성능 검증:
- 기본 모델 대비 임계값 튜닝 후 Random Forest 모델이 ROC-AUC 0.7481, 불량 F1-Score 0.2857(Recall 33.3%, Precision 25.0%)을 달성하며 Logistic Regression 대비 오경보(False Alarm)를 대폭 줄이고 실무 적용 가능한 균형을 확보함.
공정 기술적 인사이트:
- 센서 59, 95번 등은 양품과 불량 간의 분포 차이가 뚜렷하여 단독 관리 한계선(SPC UCL/LCL) 타이트닝을 통한 선제적 관리가 유효함을 확인.
- 센서 486번 등은 단독 분포 차이는 적으나 모델 중요도가 높아 복합 공정 파라미터 간 인터랙션 관리가 필요함을 규명.
기대 효과:
- 단순 모니터링을 넘어 머신러닝 기반의 이상 감지 및 원인 인자 추적(Root Cause Analysis)을 통해 공정 산포 안정화 및 수율(Yield) 향상에 기여할 수 있음.

제조 공정에서 데이터 분석의 목적? "데이터 정제(전처리) ➔ 모델 예측(모델링) ➔ 원인 검증(시각화) ➔ 공정 스펙 개선(Action)"

마무리

카글을 확인해보니, 데이터는 주어졌지만 어떤 흐름으로 어떻게 분석했는지 교본(?) 같은 코드는 없더라구요. (제가 못 찾은 것일 수도 있지만요) 그래서 제미나이와 함께 나름대로 데이터 분석을 해봤습니다 :) 저도 전공이 AI 쪽은 아니라 아는 선에서만 분석하고, 질문하고, 결론을 내려봤어요. 컬럼이 익명으로 처리 되어서 정확히 어떤 공정, 어떤 불량인지는 모르겠지만, 데이터 분석을 통해 몇 번 컬럼이 불량에 가장 큰 영향을 주는지 알게 되는 과정이 재밌었습니다. 틀린 내용 있으면 댓글로 알려주세요!

2026-07-20 취준 일기

하이영 — Mon, 20 Jul 2026 16:16:43 +0900

자격증 따고난 뒤 다시 방향성을 잃어서 마음을 다 잡고자 쓰는 글

[출처] 인스타그램 dy1.mag

아무 생각 없이 인스타그램을 보다가 이런 글귀를 봤어요. "원한다면 그에 걸맞은 자격을 갖춰라. 세상의 이치다. 당신이 그걸 갖지 못했다면, 아직 그에 걸맞은 자격이 되지 않은 것이다. 자신 스스로를 더 나은 상태로 만들라. 세상은 합리적이다."

이 글을 보고 정말이지 머리에 돌을 맞은 느낌이었어요. 사실 저는 "어떻게든 되겠지"라는 마인드가 지배적인 사람이었거든요. 하지만 적어도 취업 준비를 할 때는 이런 마인드면 안 되죠. 나 자신을 더 발전시켜야 결국 원하는 것이 손에 들어온다는 세상의 합리적 이치를 똑바로 바라보고, 회피하지 않고 돌파해나가야 됩니다.

이런 마음을 잊지 않고, 스스로에게 동기부여를 주고자, 공개된 곳에 제 7/8월 목표를 적어볼까 합니다 :) 하반기(9월)가 시작될 때 쯤 제가 어느 정도로 발전되었을지 궁금하네요 ㅎ.

목표

중요도는 순서와 무관합니다. 그저 생각나는 대로 적어보기!

1. 매일 반도체 산업, 공정/전공 중 한 분야 공부하기: 최신 산업/공정 트렌드와 내가 잘 모르는 부분 위주로

2. 매일 면접 질문 1-2개 정리하기: 인성 질문 위주로 정리하기

3. 매일 인적성(자료해석, 창의수리, 언어추리) 한 파트 공부: 시간 단축을 목표로

4. AICE 자격증 취득

5. 매일 교육, 강의, 공고 확인하기

6. 직무 Fit한 공고 틈틈히 지원하기

일상 목표도 적어볼게요 :)

1. 친절한 사람이 되기

2. 말투를 뾰족하게 하지 않기

3. 말을 흐지부지 하지 말고 명확하게 얘기하기: 자기주장을 피력해야 할 때 주장과 근거를 확실하게 말하기

4. 웃으면서 살기 :)

5. 가끔 가족, 친구들과 시간 보내기

6. 무례한 사람이 되지 않기

지금은 ...

일단 반도체 산업, 공정 공부는 계속 이 티스토리에 올리고 있지만, 너무 얕은 내용만 다룬 거 같아서 맘에 안 들어요. (귀찮아서 덜 중요한 내용은 생략했기 때문.) 다시 생각해보니까 내가 뭔데 내용의 중요도를 판단했지?라는 생각 ㅎ. 그래도 일단 글을 지우지는 않고 이어지는 증착 공정부터는 좀 더 세세하게 다뤄봐야겠어요.

또 면탈 했을 때 면접 복기 해보니, 내 직무 역량을 효과적으로 드러내지 못했고, 너무 바로 답변하려고 했던 게 패착 요인이었던 것 같아요. 그래서 매일 1-2 문제 면접 질문과 답을 써보면서 어떤 식으로 말할지 구조적으로 정리해보고, 연습하는 습관을 들여야겠어요. 특히 인성 질문 문제에 취약해서 인성 질문 위주로 일단 정리해볼게요.

인적성 공부는 6월 말부터 조금씩 하고 있어서 지금처럼만!

또 교육 올라오는 거는 틈틈히 다 신청을 하고는 있지만 워낙 경쟁률이 쎄서 일단 기억 속에서 잊고 해야 할 일에 집중하고 있어요. 공고 올라오는 것도 지원하고 있구요. 이것도 지금처럼만! 기회는 그립감이 좋다고 하는데 저도 꼭 느껴보고 싶어요 ㅎ. 그러기 위해서는 내가 계속 기회에게 다가가야 되겠죠. 항상 세이브 2-3개 정도를 만들어 놓으려구요. (제가 말하는 세이브란 떨어질 것을 대비해서 몇 개 더 지원하는 것! 지금은 2 세이브 1 작성 중...)

이렇게 보니 다짐이 한 바가지네요... 그래도 티끌 모아 태산인 법! 내가 보여주겠다...

이 티스토리에 모든 내용을 다 올리지는 않을 거라 내가 목표를 달성했는지 가시적으로 증명할 수는 없겠지만, 그래도 나 자신은 내가 진짜 해냈는지 아닌지 확실히 알겠죠? 8월 말에 다시금 글을 써볼게요. 내가 어디까지 해냈는지 ㅎ.

마지막으로

낙담의 골짜기라는 말, 들어보셨나요? 우리가 생각하는 발전 속도보다 실제 발전 속도가 느리다고 합니다. 몇 주, 몇 달 동안 노력해도 결과가 눈에 보이지 않을 때 낙담의 골짜기에 빠지게 돼요.

하지만 그동안 해온 일은 사라지지도 않고, 계속 쌓여있습니다. 이 노력들이 모여서 훗날 가치를 드러낼 거예요 :)

취업 준비를 하면서 잘하고 있다가도 가끔 한 번씩 내가 하고 있는 게 맞을까, 지금 뭐 하고 있는 거지, 나 정말 취업할 수 있나... 이런 생각들이 들기 마련입니다. 그럴 때 저는 아 내가 낙담의 골짜기에 빠져있구나, 어쨌든 내 노력을 쌓아왔구나,를 상기하면서 빠져나오려고 노력합니다.

이 글을 보시는 분들도 (거의 뭐 개인 일기장 급이라 많이 안 보시겠지만 ㅎ) 이 글귀를 상기하면서 다시금 마음을 다잡는 계기가 되었으면 좋겠어서 공유합니다 :)

COS Pro 2급 Python 후기 ㋡

하이영 — Sun, 19 Jul 2026 17:18:15 +0900

COS Pro 2급 Python 시험 구조

[출처] YBM IT COS Pro

COS Pro 2급는 실기 시험으로, 빈칸 채우기 / 한 줄 수정하기(디버깅) / 구현하기 유형으로 구성되어 있어요. 주로 빈칸 채우기 / 디버깅이 각각 4문제, 구현이 2문제로 총 10문제가 출제되고, 제한 시간 50분 안에 문제를 풀면 됩니다. 1000점 만점에 600점만 넘기면 돼서 합격컷은 널널하다고 생각합니다.

시험 일정이나 더 자세한 내용은 아래 링크에서 확인할 수 있습니다 :)

https://www.ybmit.com/cos_pro/cos_pro_info.jsp

글로벌 IT 자격시험 - YBM IT TEST | MOS · COS · COS Pro · 데이터 분석 - 자격 시험

Microsoft MOS 국제인증 자격시험과 COS·COS Pro, Scratch·Entry 코딩 시험, Python·Excel 데이터 분석 자격증 접수접수·조회할 수 있는 YBM IT 공식 사이트입니다.

www.ybmit.com

COS Pro 2급 Python 모의고사

요즘은 AI 활용 능력, 코딩 능력이 모든 직군에서 중요한 것 같아요. 그래서 그나마 아는 언어인 Python 활용 능력을 더 키워보고자 자격증을 따게 되었어요.

처음 Python 자격증을 검색하면 COS Pro와 파이썬 마스터, 이 두 가지가 대표적인데, 파이썬 마스터는 필기 시험을 먼저 치뤄야 해서 실기만 봐도 되는 COS Pro를 선택하게 되었어요. (개인적으로 필기 공부를 하는 것보다 직접 코드를 짜는 게 제 실력 향상에도 도움이 될 것이라 생각하기도 했구요 ㅎ.)

저는 Python 도메인 지식이 엄청 많은 건 아니지만, 교육이나 프로젝트 등으로 파이썬을 다뤄본 경험이 있어서 이론 공부는 집어던지고 모의고사만 반복하며 공부했습니다. (저는 for, if, while, def 나 그 외 간단한 함수들을 알고 해석, 활용할 수 있는 정도의 지식 수준이었습니다.)

아래는 제가 공부한 모의고사 링크에요 :) 'COS Pro 2급 Python 모의고사'라고 구글에만 쳐도 나오는 질 좋은 모의고사에요. 모두 무료로 수강하실 수 있습니다. 개인적으로는 구름EDU 모의고사가 실제 시험과 난이도가 유사한 것 같아요.

https://edu.goorm.io/lecture/17033/cos-pro-2%EA%B8%89-%EA%B8%B0%EC%B6%9C%EB%AC%B8%EC%A0%9C-python

COS PRO 2급 기출문제 - Python - 구름EDU

YBM IT에서 시행하는 COS Pro 자격증 기출문제를 직접 풀어볼 수 있는 실습 위주의 강좌입니다.

edu.goorm.io

https://school.programmers.co.kr/learn/courses/33/33-cos-pro-2%EA%B8%89-python-%EB%AA%A8%EC%9D%98%EA%B3%A0%EC%82%AC

COS Pro 2급 Python 모의고사

COS Pro (Professional Coding Specialist)란? 프로그램 설계 및 이해, 프로그램 구현, 프로그램 검사 및 수정 능력을 검정하는 자격증입니다. COS Pro로 본인의 프로그래밍 활용능력이 어느 정도인지를 증명

school.programmers.co.kr

COS Pro 2급 Python 공부 방법

저는 1) 모의고사 채점표 2) 클로드 3) 노션 정리, 이 세 가지 방법으로 공부를 했습니다.

먼저 모의고사 채점표를 구글 시트에 만들고 틀린 문제, 맞은 문제를 한 눈에 알 수 있게, 나중에 오답하기 편하게 만들었어요. 저는 3주간 공부를 했고, 초반 4일을 제외하고 매일 한 개의 모의고사만 풀었습니다. 위 모의고사를 총 3번 돌리고 시험을 봤어요.

당일 틀린 문제는 당일 밤이나 다음 날 새 모의고사 시작 전에 한 번 더 풀어보는 방식으로 오답했습니다.

클로드는 정답이 맞는지 확인할 때 사용했습니다. 실행값이 맞다고 해서 꼭 정답은 아니기 때문에 테스트 데이터를 넣고 정답인지 확인해야 하는데, 구름EDU 모의고사는 테스트 데이터를 제공해주지 않고 직접 입력해야 해서 정답 확인이 번거로웠어요. 따라서 정확한 정답인지 진단해줄 수 있는 LLM에게 정답 확인을 부탁했습니다 :)

아래와 같이 제가 작성 혹은 수정한 코드를 문제와 같이 복사 붙여넣기 하고, 정답 여부를 물어보는 방식으로 진행했습니다. 가끔 실행값은 맞지만 틀리는 문제들이 있어서 이렇게 클로드와 함께 더블 체크 해보는 방법도 좋을 것 같아요!

마지막으로 노션에 헷갈렸던 유형이나 함수들을 정리했습니다. 처음에는 정리본을 반복적으로 보면서 유형을 정립하고 실수를 줄이고 싶었는데, 성격상 다시 보게 되진 않더라구요 ㅎ. 그래도 노션에 적으면서 다시 한 번 보다보니, 어떤 식으로 코드를 해석하고 전개해나가는지 그 사고방식을 정립하는 데 도움이 되었습니다.

아래는 제 정리본의 일부입니다. 정리본도 LLM한테 핵심 원리, 포인트 정리해달라고 하면 잘 정리해준답니다 :) (그저 읽고 이해하고 갖다 붙이기만 하면 된다는 것...)

이렇게 자주 나오는 함수나 연산자들을 정리하기도 했어요. 조건문과 함수, 연산자들이 익숙해지면 점점 보지 않게 되지만, 가끔 모르는 게 나왔을 때 하나씩 추가해가면서 암기하는 데 도움이 되었어요! 이것도 LLM한테 빈출 함수, 연산자, 조건문 등을 정리해달라고 하면 해줍니다.

COS Pro 2급 Python 합격 후기

저는 878점으로 합격하게 되었습니다 :) 만점이 목표가 아니라 합격이 목표였기 때문에 이렇게 널널하게 공부해도 붙을 수 있었어요.

Python 활용 능력을 조금 키우고 싶거나, 자격 인증이 필요하신 분들 한 번 도전해보세요!

반도체 패키징 (2) - Die Attach

하이영 — Sun, 14 Jun 2026 13:46:09 +0900

2026.01.25 - [반도체 테스트 및 패키징] - 반도체 패키징 (1)

반도체 패키징 (1)

반도체 패키징 공정전공정(Front-End)이 완료된 반도체 칩은 패키징 공정을 통해 전기적으로 신호가 전달될 수 있는 신호 path를 만들어주어야 합니다. 또한 외부 충격으로부터 반도체 칩을 감싸서

hi0eee.tistory.com

Die Attach 공정

위) 와이어 본딩 방식, 아래) 플립 칩 본딩 방식 [출처] SK하이닉스뉴스룸

다이 본딩과 플립칩 본딩 순서 [출처] SK하이닉스뉴스룸

Die Attach (=Die Bonding): 칩과 기판(리드 프레임 또는 인쇄회로기판(PCB))를 접착해 칩과 외부 핀(Pin)을 전기적으로 연결하는 것

접합 종류: Die Bonding, Wire Bonding, Flip Chip Bonding 방식
Flip Chip Bonding: 다이 본딩과 와이어 본딩을 합친 형태로, 칩 패드 위에 범프를 형성해 칩과 기판을 연결하는 방식
목적과 중요성: Die Attach를 마친 칩은 이후 ① 패키징 공정에서 발생하는 물리적 압력을 견뎌야 하고, ② 일정한 전기 전도도나 절연성을 유지해야 하며 ③ 칩 동작 시 발생하는 열을 잘 방출할 수 있어야 하므로 매우 중요한 공정

Die Bonding 방식

Die Bonding

Die Bonding 방식: 개별적으로 분리된 칩을 리드 프레임에 부착 또는 PCB 위에 올려 전기적 연결을 위한 볼(Solder Ball, BGA type)을 부착하는 공정

특징: 웨이퍼에서 분리된 칩을 가져올 때 콜렛을 사용하여 다이 본드에 정확하게 위치시켜 접착

① Adhesive 방식

접착 필름을 사용한 다이 본딩 [출처] SK하이닉스뉴스룸

Adhesive(어드시브) 방식: 칩을 에폭시 또는 LOC 테이프, WBL 테이프 등의 접착 물질을 이용하여 여러 기판(리드 프레임, PCB, Ceramic 등)에 물리적으로 붙이는 것

에폭시를 이용하는 경우: 기판 위에 아주 작은 양의 에폭시를 디스펜싱 방식(압력을 가해 일정하게 짜내는 방식)으로 정밀 도포하고, 그 위에 칩을 올려놓은 후 리플로우나 큐어링을 통해 1250~250 온도로 에폭시를 경화시켜 칩과 기판을 접착하는 방법
- 에폭시의 두께가 일정하지 않으면 Warpage 현상이 발생하므로 주의 필요
- 최근에는 공정이 단순하고 균일한 두께를 얻을 수 있는 칩 접착용 필름을 많이 사용
LOC(Lead On Chip) 테이프: 패키지의 리드 프레임과 칩을 접착시키는 고 내열 양면 접착 테이프
WBL(Wafer Backside Lamination): 뒷면 연마 공정에도 사용하는 칩 접착용 테이프

② Eutectic 방식

2원계 납-주석 상태도 [출처] https://yuljis.tistory.com/19

Eutectic(유테틱) 방식: 칩을 붙일 때 용접 합금 물질(Au-Si 합금 물질 등)을 사용하여 용접으로 접합하는 방식

낮은 융점의 금속 박막을 사용하여 칩을 저온에서 접합시키는 기술
주석(Sn)과 납(Pb)의 경우 용융점이 각각 231.9, 327.4도이나 두 금속을 접합하여 공정을 진행하면 온도가 183도로 낮아지게 됨
용접 합금 물질: 주석-납, 구리-주석, 금-주석, 금-실리콘
주의사항: 칩 부착 공정 온도는 합금 물질의 용융점보다 높아야 함
단점: 칩 제조 공정이 어렵고 단가가 비싸며 칩의 크기에 따라 융착성 저하로 한계가 있어 주로 작은 사이즈와 소전류 용량의 트랜지스터 제작에 주로 사용됨

⭐ 유테틱: 두 종류 이상의 물질이 섞인 혼합물이 각각의 물질보다 더 낮은 특정 온도에서 한 번에 액체나 고체로 변하는 현상 또는 그 지점

다이 접합 불량

① 다이가 깨져 금이 가거나 갈라지는 Die Cracking 불량: 과도한 다이 접합면의 Void나 접착 면적이 부족하거나 접착제의 두께가 충분하지 않을 때 발생
② 다이의 앞면(메탈 혹은 보호막)이 긁혀 전기적으로 Open or Short가 생기는 Die Scratching 불량: 작업자의 부주의 또는 웨이퍼 테이프에서 다이를 떼어내는 콜렛의 마모, 부적절한 툴 사용 시 발생
③ Die Lifting 불량: 다이 접합 시 다이와 접착면 사이에 빈 공간(Void)가 생기거나 다이 위치가 잘못된 경우 접착 강도 등의 문제로 다이가 떨어지는 현상

마무리

다음은 Wire Bonding과 Flip Chip Bonding 포스팅 할게요 :)

WM-811k Wafermap 코드 공부 & 해석

하이영 — Sat, 6 Jun 2026 18:28:02 +0900

파이썬 배웠던 거 (아는 거) 복습할 겸 + 나름대로 지식도 쌓을 겸 공부 !!
아래 링크 코드 돌려서 어떻게 분석했는지 보면서 공부
https://www.kaggle.com/code/ashishpatel26/wm-811k-wafermap

WM-811k Wafermap

Explore and run AI code with Kaggle Notebooks | Using data from WM-811K wafer map

www.kaggle.com

문제 정의 - 데이터 준비 - 머신러닝 - 성능 검증

info 봤을 때, Dataset은 811,457개의 wafer maps로 이루어짐
데이터 head와 tail을 봤을 때, lot이 1부터 47543까지 있음을 확인
47,543 lots x 25 wafer/lot =1,157,325 > 811,457 wafer map → 개수 안 맞음

matplotlib.pyplot as plt 라이브러리에서 x축은 waferIndex, y축은 빈도수로 bar chart 그림
모든 lot이 완벽히 25개의 wafer maps을 가지지 않음을 보여줌

wafermap dimension(image size)이 다름 (632개의 종류/개수) → Data Transformation으로 Dim 맞춰줘야 함

앞서서 문자 데이터를 숫자로 인코딩 하는 과정을 거침
df_withlabel: 정상(8)과 불량 패턴(0~7)을 모두 포함하여 레이블링이 완료된 데이터
df_withpattern: 정상(8) 데이터는 빼고, 진짜 공정상 불량이 발생한 데이터
df_nonpattern: 정상(none) 웨이퍼 데이터
머신러닝을 학습시키기 위해 패턴을 가지고 있는 25,519개(3.1%)의 경우에만 집중

일부

for 함수를 통해 'Center', 'Donut', 'Edge-Loc', 'Edge-Ring', 'Loc','Random', 'Scratch', 'Near-full'에 대한 wafermap 그림 (subplot 방식)

밀도 기반으로 패턴을 학습하기 위해 wafer map을 13개의 구역으로 나눔

Density-based Features: 8가지 종류의 불량 패턴을 밀도 기반으로 분류
데이터셋을 더 합리적으로(논리적으로) 분류하기 쉬워짐

Randon-based Features: 8개의 대표 불량 웨이퍼 맵(waferMap)을 라돈 변환하여 각각의 시노그램 이미지로 시각화, 2차원 불량 패턴을 머신러닝이 학습하기 좋은 고유한 특징(Feature)으로 변환
라돈 변환: 쉽게 말해 "물체에 여러 각도로 빛(X-ray 등)을 투과시켜 얻은 그림자(투영, Projection) 데이터로부터 원래 물체의 내부나 형태를 파악하는 수학적 기법"
원형인 웨이퍼 특성상 불량이 중심에 있는지(Center), 외곽에 고리 모양으로 있는지(Edge-Ring)에 따라 각도별 투영 값이 완전히 다른 독특한 기하학적 패턴(시노그램)을 만들어냄 → 예를 들어, Center 불량은 각도를 돌려도 늘 중심에 있으므로 시노그램에서 일직선 형태의 특징이 나타나고, Scratch나 Edge-Loc처럼 한쪽에 치우친 불량은 물결치는 사인파 곡선 형태의 특징이 시노그램에 뚜렷하게 박히게 됨. 이 변환된 이미지를 머신러닝의 입력 데이터(Feature)로 사용하는 것

Geometry-based Features : 각 웨이퍼 맵에서 "가장 덩어리가 크거나 지배적인 불량 영역(Region)만 쏙 골라내어 그 부분만 강조해서 시각화"
밀도 기반(13) + 라돈 기반(40) + 기하학적 특징(6) = 59 라는 뜻
이제 웨이퍼 한 장당 59개의 고유한 수치적 단서(특징)를 가지게 되었으므로, 이 59개의 데이터를 인공지능 모델에 집어넣어 '이 웨이퍼가 Center 불량인지, Donut 불량인지, 정상인지'를 정확하게 분류할 준비(학습 데이터 세팅)가 완료되었다는 의미

어떤 게 최적의 머신러닝 알고리즘인지 알 수 없음 (링크에서 제시된 팁을 통해 고민해볼 수는 있음)
다음 코드는 One-VS-One multi-class SVMs를 선택해서 분석함

training/testing 정확도

머신러닝 성능 검증을 위해 오차 행렬(Confusion Matrix, 혼동 행렬) 시각화
정규화 과정 거침 (개수 다름 방지)
세로축(True label): 실제 웨이퍼의 불량 정답 유형
가로축(Predicted label): AI 모델이 예측한 불량 유형
해석: 왼쪽 위에서 오른쪽 아래로 이어지는 대각선 칸의 색상이 진하고 숫자가 클수록 모델이 정답을 잘 맞춘 것. 대각선이 아닌 다른 칸에 숫자가 크게 찍혀 있다면, 모델이 해당 유형들을 서로 헷갈려하고 있다는 중요한 단서가 됨

결과 해석 - 개선책

3번 레이블(0.94), 0번 레이블(0.90), 4번 레이블(0.83은 높은 정확도로 불량 패턴을 꽤 잘 분류해내고 있음
1번 레이블(0.19): 19%만 정답을 맞추고, 76%는 4번이라고 잘못 예측함 → 1번과 4번 두 패턴의 특징 데이터가 너무 유사한 것은 아닌지 점검 필요
2번 레이블(0.51): 51%는 정답을 맞추고, 36%가 4번으로 잘못 예측 → 4번과 1, 2번 레이블과의 차이점을 모델이 인지할 수 있도록 새로운 특징을 추가할 필요가 있음. 혹은 데이터 불균형에 의한 문제일 수도 있음
작성자가 제시한 개선책
- ① 알고리즘 튜닝: 머신러닝 모델에는 사람이 수동으로 세팅해줘야 하는 설장값들이 있음. 이를 하이퍼파라미터라고 함 (ex. 의사결정나무의 깊이, 학습률 등). 설정값을 조금이라도 바꿔도 성능이 요동치므로 최적의 성능을 내는 설정값 조합을 찾아낼 필요가 있음
- ② 앙상블 기법: 하나의 모델만 믿는 것이 아니라 여러 개의 서로 다른 모델이 예측한 결과를 종합하여 최종 결론을 내리는 방법
- ③ Extreme Featurre Engineering: 앞서 라돈 변환으로 40개, 밀도로 13개, 기하학으로 6개의 특징을 뽑아 총 59개를 만 작업이 바로 'Feature Engineering'임. 여기서 멈추지 말고 "웨이퍼를 사분면으로 쪼개서 밀도를 다시 구해볼까?", "라돈 변환의 각도를 더 잘게 쪼개볼까?", "불량 영역의 경계선 거칠기(Roughness)를 추가해볼까?"처럼 도메인 지식을 총동원해 컴퓨터가 학습할 수 있는 수치적 단서를 극한으로 끄집어내라는 뜻

의미

1. 개선을 통해 신뢰성 있는 머신러닝이 된다면 공정 자동화를 이룰 수 있음

기존에는 수천, 수만 장의 웨이퍼 맵에 발생하는 불량 패턴을 현업 엔지니어가 눈으로 보며 "이건 도넛이네, 이건 스크래치네" 하고 수동 분류함. 머신러닝 모델이 구축되면, 공정 중 발생하는 불량 패턴을 실시간으로 자동 분류 할 수 있게 됨.

2. 불량의 근본 원인 추적 속도 향상

만약 'Scratch'라고 정확히 분류한다면 particle 등에 원인이 있구나 하고 빠르게 알아채고 조치할 수 있음

효율, 수율과 생산성을 높이는 방법

식각 공정 (3)

하이영 — Wed, 27 May 2026 00:54:36 +0900

2026.04.30 - [반도체 공정] - 식각 공정 (2)

식각 공정 (2)

2026.04.25 - [반도체 공정] - 식각 공정 (1) 식각 공정 (1)식각 공정 (Etch)식각 공정: 박막을 포토 공정에서 만든 패턴에 따라 물리적, 화학적 방법으로 깎아내는 공정식각 공정의 종류1. 식각 방법에

hi0eee.tistory.com

건식 식각 가스 종류

식각 가스 종류 [출처] SK하이닉스 뉴스룸

조건: 플라즈마 식각이 계속 진행되기 위해서는 반응 생성물이 공정 온도에서 반드시 '휘발성'이어야 함 (원하지 않은 식각 부산물이 나오는 걸 방지하기 위함)
- 금속 배선(Cu, Fe, Ni, Co, Pt 등)은 식각이 어려움 (대표적으로 Cu는 식각 부산물이 휘발성이 아니므로 식각 공정을 쓸 수 없어 다마신 공법으로 배선 공정을 진행함)
가스 종류(식각 대상): F(SiO2, Si, Si3N4 등), Cl2(Si 등), Br(Si3N4 등), CCl4(Al 등)

식각 반응

CF4 gas: CF4 gas를 이용해 Si를 식각할 때의 반응

① CF4 gas를 플라즈마화 → 라디칼 생성

e + CF4 → CF3 + F + e
e + CF4 → CF2 + 2F + e
e + CF4 → CF + F2 + F + e

② 분해된 라디칼이 다시 전자와 충돌하여 더 잘게 분해됨

e + CF3 → CF2 + F + e
e + CF2 → CF + F + e

③ 분해된 불소 원자가 웨이퍼의 Si와 결합

Si + 4F → SiF4(g)
⭐ 생성된 SiF4가 표면에서 휘발되어 제거 됨 (식각) → 반복
가속된 이온이 웨이퍼를 때리면서 Si의 원자간 결합을 끊거나 약화시켜 반응을 가속화 (RIE처럼 화학적 + 물리적 식각을 모두 이용하는 경우)

C와 F의 비율에 따른 영향

C/F 비율은 Polyer 발생량, 식각 속도에 영향을 미침

① C가 많은 경우 (F/C 비율이 낮을 경우)

측벽 보호를 위한 Polymer가 많이 형성 됨 → Si 식각 시 이방성(비등방성, anisotropy) 증가
SiO2 식각 시 Si에 대한 선택비 증가

② F가 많은 경우 (F/C 비율이 높을 경우)

Polymer 형성이 적음 → Si 식각 시 등방성(isotropy) 증가
Si 식각 시 SiO2에 대한 선택비 증가
반응성이 큰 F의 농도가 높아야 식각율 증가

첨가 가스의 영향

① H2 첨가

⭐ Si: 2CF4 + H2 → 2CF3 + 2HF의 반응으로 HF 생성, F의 농도가 낮아져 식각속도 감소(표면과 반응할 F 농도 감소), 물리적 식각(이온) 비율 증가, 폴리머 보호막 생성(H2가 F와 반응해 C 비율이 높아지면 Sidewall에 보호막인 폴리머가 잘 형성되어 이방성 식각 증가)
SiO2: H2O 생성, 식각 속도에 영향 없음
CF4 + H2 혼합 가스에서 H2 혼합 가스 양이 증가 → Si의 식각 속도가 SiO2의 식각 속도보다 훨씬 크게 감소함 = SiO2의 Si에 대한 선택비 증가

첨가 가스 혼합비에 따른 식각율 변화 [출처] https://share.google/JIa7zrkELYa7TzKx6

② O2 첨가

⭐ Si: CF4 + O2 → CF3 + O2 + F* → COF2 + O + 2F* 의 반응으로 O에 의한 F 분해율 증가(탄소와 결합해 불소 라디칼의 농도를 높임), 식각속도(E/R) 증가
SiO2: 영향 없음

③ N2, Ar, He 등 첨가: 공정 반응에는 관여하지 않지만 플라즈마 상태를 유지시키고 균일도를 유지시키는 목적으로 첨가함 (공정 분위기 유지)

Si/SiO2 건식 식각 공정

MOSFET

① Gate Poly-Si 식각

Poly-Si 식각 시 아래의 Gate oxide가 식각되면 밑의 Junction Si가 식각되므로 Si와 SiO2의 선택비가 엄청 커야 함 (50:1 이상)
SiO2 Cl기와 반응하지 않으므로 Cl기를 가진 가스를 식각 가스로 쓰면 선택비를 확보할 수 있음
단, Si와 Cl기의 반응 속도가 느리기 때문에 식각 초기에는 F기를 포함한 가스를 사용하여 식각을 진행하고, SiO2 막이 노출되는 시점에 Cl기를 포함한 가스로 변경함

contact hole [출처] https://www.usjpc.com/en/column/

② Contact hole 식각

Contact hole 식각 시 아래의 Si가 식각되면 밑 기판의 Si가 식각되므로 Si와 SiO2의 선택비가 1:10 이상이 되어야 함
Si가 드러날 시점에 Si를 보호하기 위한 폴리머 막을 형성하기 위해 H2량을 증가시킴 (2CF4 + H2 → 2CF3(polymer)+ 2HF의 반응으로 CF3 polymer가 Si를 보호해줌)
반면 SiO2에서는 polymer가 O2와 반응하여 제거되므로(H2O 생성)식각 반응이 지속 유지됨

→ ⭐ 이처럼 선택적 식각을 하기 위해서, 원하는 프로파일을 만들기 위해서 식각 가스와 혼합 비율, 첨가 가스, 선택비 등을 복합적으로 고려해야 함

차세대 식각 공정 - ALE(Atomic Layer Etch)

ALE 메커니즘 [출처] https://share.google/PlJX1O23h5HVaMY84

메커니즘: 흡착 및 반응 → purge → 활성화 → purge
- ⭐ 식각 가스 A(Precursor)를 주입하여 식각물과 반응시킴 (이때 원자층 한층과만 반응하여 휘발성 반응물을 생성, 한 층과 반응한 후에는 반응이 멈춤 = self-limited) → 비활성 가스를 주입하여 남은 식각 가스 A를 모두 제거 → 약한 에너지의 이온을 충돌시켜 휘발성 반응물을 떼어냄 (휘발성 반응물만 제거하고 기판은 제거하지 않음 = self-limited) → 비활성 가스를 주입하여 반응물을 모두 제거 → 반복
공정 변수: 온도, 시간, 에너지
- ① 흡착 및 반응 온도, 시간: 온도가 너무 높아지고, 시간이 너무 길어지면 식각 반응물이 제거되어 그 아래 기판과 연속 반응을 일으킬 가능성이 증가함
- ② 활성화 시간: 활성화 시간이 너무 짧으면 반응물이 잔존하고, 너무 길면 공정 시간을 낭비하게 됨 (생산성 감소)
- ③ 활성화 이온 에너지: 활성화 이온 에너지가 너무 약하면 제거가 불충분해지고, 너무 강하면 밑의 기판 손상 및 식각 발생 가능성 증가함

→ 적당한 조절/관리 필요!

ALE 와 ALD 비교 - 식각과 증착

ALE vs ALD [출처] 딴딴's 반도체사관학교

마무리

이번 포스팅은 식각 가스에 따른 영향 (종류, 혼합 비율, 첨가 가스, 선택비 등)과 차세대 식각 기술로 알려진 ALE에 대해 다뤄보았습니다! 중요한 내용 위주로 정리해서 빠진 내용도 많은데, 댓글 주시거나 따로 서치 해보시면 식견을 더 넓힐 수 있을 것이라 생각합니다 (저 역시도 더 공부하고 있어요 :))

이렇게 식각 공정은 마무리 하고 다음은 증착 공정으로 돌아오겠습니다!

빠잉 ~

식각 공정 (2)

하이영 — Thu, 30 Apr 2026 16:25:02 +0900

2026.04.25 - [반도체 공정] - 식각 공정 (1)

식각 공정 (1)

식각 공정 (Etch)식각 공정: 박막을 포토 공정에서 만든 패턴에 따라 물리적, 화학적 방법으로 깎아내는 공정식각 공정의 종류1. 식각 방법에 따른 구분습식 식각 (Wet Etch): 용액이나 케미컬을 이용

hi0eee.tistory.com

습식 식각과 건식 식각 비교는 이전 포스팅을 확인해주세요 :) 이번 포스팅은 건식 식각의 공정 변수와 장비에 대해 정리하겠습니다.

건식 식각 공정 변수

건식 식각 주요 공정 변수와 원리 [출처] SK하이닉스 뉴스룸

1. Plasma Power (RF Power)

Bias Power가 클수록 이온 영향 ↑ → 물리적 식각 증가, 이방성 증가

2. Gas Flow

낮은 Gas flow rate: Etchant 부족 → Etch rate 감소
높은 Gas flow rate: Etchant 증가 → Etch rate 증가
과도한 Gas flow rate: 가스와 표면과의 반응 시간 부족 → Etch rate 감소, 포화

3. Pressure

높은 Pressure: MFP 감소 → 이온 에너지 감소 → 화학적 식각 증가
낮은 Pressure: MFP 증가 → 이온 에너지 증가 → 물리적 식각 증가

4. Substrate Temperature

높은 Temperature: 화학 반응 잘 일어남, 화학적 식각 증가
낮은 Temperature: 화학 반응 잘 안 일어남, 화학적 식각 감소

건식 식각은 습식 식각 대비 많은 공정 변수를 제어할 수 있기 때문에 미세 공정에 더 적합함

건식 식각 장비

플라즈마 식각 장비 기본 구조 [출처] 에피티씨

Load Port(FOUP(웨이퍼 보관 박스)를 식각 설비에 Loading 시켜주는 역할), EFEM(Equipment Front End Module), BM(Buffer Module), TM(Transfer Module), PM(Process Module)

Process Chamber

Process Chamber: 실제 플라즈마가 형성되고 반응이 일어나는 공간
Vacuum Pump: 챔버 내부를 진공으로 만드는 펌프
RF Generater: 플라즈마를 형성하기 위해 인가하는 RF 전류 생성 장치
Chiller: 공정 중 발생하는 열을 냉각시키는 장치
ESC(Electro static Chuck): 정전기 힘을 이용해 웨이퍼를 고정해주는 장치
MFC(Mass Flow Controller): 공정 가스의 유량 조절
가이드 링: 전극과 웨이퍼를 평행하게 유지시켜주는 부품
Hot Edge 링: 식각 균일도 향상을 위해 웨이퍼를 감싸는 역할
Focus 링: 플라즈마가 정확한 위치에 모여지도록 유도하는 역할
샤워 헤드: 챔버 내에 가스를 균일하게 주입하는 장치
EPD(End Point Detection): 식각 반응이 완료되는 시점을 지정하는 방법
- Time Etch: 지정된 시간만큼만 식각하고 멈추는 방법
- OES(Optical Emission Spectroscopy): 플라즈마 방출 빛을 관측하여 빛의 파장이 변하는 시점을 잡는 방법, 식각 재료의 종류가 바뀌면 플라즈마 색이 변하고 파장이 변하는 것을 이용한 방식
- RF 전류/전압 변화 체크: 인가되는 RF 전류를 모니터링하여 변화가 생기는 시점을 감지 (식각 되는 물질에 따라 인가되는 RF 전류 변화)

2026.01.19 - [반도체 공정] - 반도체 공정 개요 (2)

반도체 공정 개요 (2)

클린룸파티클은 소자의 크기가 작아질수록 영향이 커지므로, 미세 첨단 공정에서는 더욱 철저히 관리되어야 합니다. 반도체 공정이 진행되는 Fab은 먼지나 습도 공조 등이 매우 정밀하게 제어되

hi0eee.tistory.com

위의 포스팅에서 진공, 플라즈마에서 자세히 설명했습니다 :) 플라즈마 장비, 고/저진공 Pump, CCP/ICP 내용 확인하면 도움이 될 것 같아요.

마무리

다음 포스팅에서는 식각 가스의 종류에 따른 반응에 대해 정리하고 식각 공정 마무리 하겠습니다! 빠이 ~

식각 공정 (1)

하이영 — Sat, 25 Apr 2026 00:07:02 +0900

식각 공정 (Etch)

식각 공정 [출처] SK하이닉스 뉴스룸

식각 공정: 박막을 포토 공정에서 만든 패턴에 따라 물리적, 화학적 방법으로 깎아내는 공정

식각 공정의 종류

습식 식각과 건식 식각 비교 [출처] 삼성 디스플레이 뉴스룸

1. 식각 방법에 따른 구분

습식 식각 (Wet Etch): 용액이나 케미컬을 이용한 식각

건식 식각 (Dry Etch): 플라즈마를 이용한 식각

2. 식각 반응에 따른 구분

화학적 식각 (Chemical Etch): 식각제와 식각 물질의 화학 반응을 이용한 식각

물리적 식각 (Physical Etch): 플라즈마 내 이온을 가속충돌 시켜 제거하는 식각

3. 식각 형상에 따른 구분

등방성 식각 (Isotropic Etch): 식각이 모든 방향으로 일정하게 진행되는 식각

이방성 식각 (Anisotropic Etch) = 비등방성 식각: 식각이 어느 한 방향으로만 진행되는 식각

Wet Etch는 용액과 케미컬을 이용하고, 방향성을 주기 어려워 화학적 식각이자 등방성 식각

Dry Etch는 플라즈마 내 라디칼과 이온을 이용하기 때문에 조건에 따라 화학/물리/등방/이방 식각 모두 가능

식각 공정 주요 평가 파라미터

1. 식각 속도 (Etch rate)

일정 시간에 막질을 제거하는 속도
Etch rate ( Å/min ) = 식각 두께/식각 시간

2. 선택비 (Selectivity)

두 물질의 식각되는 비율
Selectivity = 재료의 식각 두께 / 마스크의 식각 두께 → 클수록 마스킹 효과가 큼
고종횡비 (HAR)에서 중요

3. 균일도 (Uniformity)

여러 지점에서 식각이 동일하게 이루어지는 정도
Uniformity(%) = (Max-Min) / (2*Avg.) → Uniformity가 크다는 것은 Max와 Min 값의 차이가 크다는 것이므로 균일도가 나쁨

4. 식각 프로파일

Loading Effect

패턴 밀도에 따라 식각량이 차이나는 현상

1. Micro Loading Effecct

Micro loading effect: 웨이퍼 내에 식각하려는 패턴이 밀집되어 있는 부분과 아닌 부분 간의 식각 속도가 차이나는 현상
웨이퍼 etchant가 공급되었을 때 패턴 밀도가 높은 곳에서 소모되는 양이 많으니 그렇지 않은 곳보다 식각 속도가 늦어짐
개선 방안: 낮은 압력 조건 → MFP 증가 → Etchant 이동(확산) 도움 등

2. Macro Loading Effect

Macro loading effect: 식각할 패턴의 총 면적이 증가함에 따라 식각제의 농도 차이가 생겨 식각 속도가 감소하는 현상
개선 방안: 충분한 식각제를 공급 등

아래의 티스토리 글에 더 자세한 내용이 있으니 참고 바랍니다 :) (1편, 2편으로 나눠져요)

https://selfimprove39.tistory.com/entry/%EC%8B%9D%EA%B0%81etching-%EA%B3%B5%EC%A0%95%EC%97%90%EC%84%9C-profile%EC%97%90-%EC%98%81%ED%96%A5%EC%9D%84-%EB%AF%B8%EC%B9%98%EB%8A%94-loading-effect%EC%97%90-%EB%8C%80%ED%95%B4%EC%84%9C-1#google_vignette

식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 - 1

식각(etching) 공정에서 profile에 영향을 미치는 loading effect에 대해서 반도체의 식각(etching) 공정은 진행하고자 하는 패턴에 따라 식각 속도나 proflie에 영향을 줄 수 있는 loading effect가 발생할 수 있

selfimprove39.tistory.com

5. Etch Bias

Etch bias [출처] 딴딴's 반도체사관학교

Etch Bias: 포토 공정에서의 패턴 크기와 식각 후 패턴 크기의 차이 = Wb(Photo CD) - Wa(Etch CD)
패턴을 설계할 때 이 값을 반드시 고려해야 함
(-) bias / (+) bias

6. Etch profile

다양한 Etch profiles

Etch profile: 식각 단면 형상
이방성, 등방성, 테이퍼, 보우잉, 푸팅, 노칭 등
공정에 맞게 설계해야 함

습식 식각 (Wet Etch) vs 건식 식각(Dry Etch)

Wet Etch

습식 식각(Undercut)과 건식 식각(이방성) [출처] 딴딴's 반도체 사관학교

정의: 웨이퍼를 액체 상태의 식각액에 담그거나 표면에 케미칼을 분사하여 박막을 화학 반응으로 제거하는 방식
장비: Wet Station (Wet Bench)에서 진행됨
특성
- 등방성 식각으로 인해 Under Cut 발생
- 액체 상태 반응이므로 기상 상태보다 식각 속도 빠름
- 식각액의 종류에 따라 큰 선택비 가능
- 표면 장력과 Under Cut (등방성) 문제 때문에 미세 패턴 가공에는 적합하지 않음
- Silicon 결정 방향에 따라 면밀도가 다르므로 식각 속도 다름: 면밀도는 (111) > (110) > (100) 순이므로, 식각 속도는 (111) < (110) < (100)
식각액
- SiO2 식각 시: 불산
- Si3N4 식각 시: 인산
- PR Strip 시: 황산

Dry Etch

정의: 식각 가스를 플라즈마 상태로 만들어 물리적, 화학적 반응을 이용해 박막을 식각하는 방식
플라즈마 내 라디칼과 이온을 이용하므로 등방성, 이방성, 화학적, 물리적 식각 모두 가능
- 플라즈마 식각 중 일어날 수 있는 반응
  - 화학적 반응: 플라즈마 내 라디칼이 식각 대상 물질과 화학 반응을 일으켜 제거
  - 물리적 반응: 플라즈마 내 가속화된 이온이 식각 물질 표면에 충돌하여 표면을 탈착시켜 제거
  - 이온가속반응(Reactive Ion): 이온의 물리적 충돌 작용으로 화학 반응이 가속되는 현상 (물리적 충돌로 표면 결합 에너지를 낮추고, 이를 라디칼과의 화학 반응으로 제거)
  - 보호막 형성: 비휘발성 반응물이 벽면에 흡착하여 벽면을 식각으로부터 보호
  - 마스킹막 손상: 이온과의 충돌로 마스킹 레이어가 마모되는 현상
요구 특성: 목적에 맞게 등방성/이방성 조절, 고선택비(특히 HAR 공정 시), 높은 식각 속도, 고균일도, 저손상
건식 식각의 종류

RIE squence [출처] http://jhaj.net/jasjeet/tcad/Learn5/l5j.htm

1. 화학적 식각: 플라즈마 내 라디칼이 식각 대상 물질과 화학 반응을 일으켜 제거 (등방성) → 화학적 식각은 반응 부산물이 휘발성이어야 함 (Cu가 건식 식각이 안 되는 이유가 반응 부산물이 고체이기 때문) + 선택비 우수

2. 물리적 식각: 플라즈마 내 가속화된 이온이 식각 물질 표면에 충돌하여 표면을 탈착시켜 제거 (이방성), 주로 얇은 산화막 등을 제거할 때 사용됨, 선택비 다소 나쁨

3. 이온강화 식각(RIE, Reactive Ion Etch): 고에너지의 이온 충돌과 라디칼의 화학 반응을 동시에 이용해 식각 효율이 매우 큰 방식 (이방성), 식각 속도 빠르고 선택비 우수

4. 보호막 형성 식각: 벽면에 보호막을 형성시켜 측면 식각을 억제함으로써 이방성을 극대화 (이방성)

식각 속도는 물리적 식각 < 화학적 식각 < 이온 강화 식각 순으로 빨라짐

마무리

오늘은 식각 공정의 개괄적 내용과 습식 식각과 건식 식각을 비교해보았습니다 :) 다음은 건식 식각에 대해 더 자세히 다뤄볼게요. 예를 들어 공정 변수라던지 사용 장비(ICP, CCP)라던지... 빠이 !!